This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



1/3



PATENT ABSTRACTS OF JAPAN

(11)Publication number: 10321954

(43)Date of publication of application: 04.12.

1998

(51)Int.Cl.

H01S 3/18 H01L 21/203 H01L 33/00

(21)Application number:

09125238

(22) Date of filing: 15.05.1997

(71)Applicant:

FUJI ELECTRIC CO LTD

(72)Inventor: SUZUKI TAKESHI

MATSUI TOSHIYUKI

OI AKIHIKO

KAMIJO HIROSHI

MATSUYAMA HIDEAKI

(54) GROUP III NITRIDE SEMICONDUCTOR ELEMENT AND MANUFACTURE THEREOF

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a Group III nitride semiconductor element composed of AlxGayInI-x-yN having no high resistance portion in a current passage and having less heat generation during operation.

SOLUTION: In a Group III nitride semiconductor where Group III nitride semiconduction thin films 3 to 7 composed of AlxGayInI-x-yN (0&lex, y, and x+y&le1) are laminated a semiconductor substrate 1s, and an electrode layer 8a is formed on the final Groull nitride semiconductor thin film, a buffer layer 2c exhibiting metallic conductivity composed of a transition metal nitride being a crystal structure of a rock salt type hexagonal system is interposed between a substrate Ls and the Group III nitride semiconductor thin films 3 to 7.

LEGAL STATUS

[Date of request for examination]
[Date of sending the examiner's decision of rejection]
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998 Japanese Patent Office



T. (1)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-321954

(43) 公開日 平成10年(1998) 12月4日

(51) Int.Cl.⁶

識別記号

FΙ

H01S 3/18

H01S 3/18 H01L 21/203

M

H01L 21/203 33/00

33/00

С

審査請求 未請求 請求項の数10 OL (全 6 頁)

(21)出願番号

特願平9-125238

(71)出顧人 000005234

富士電機株式会社

(22)出願日

平成9年(1997)5月15日

神奈川県川崎市川崎区田辺新田1番1号

(72)発明者 鈴木 健

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内

(72)発明者 松井 俊之

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内

(72)発明者 大井 明彦

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内

(74)代理人 弁理士 篠部 正治


最終頁に続く

(54) 【発明の名称】 I I I 族窒化物半導体素子およびその製造方法

(57)【要約】

【課題】電流路に高抵抗部分がなく、動作時に発熱の少ない $\mathrm{Al_x}$ $\mathrm{Ga_y}$ $\mathrm{In_{1-x-y}}$ N からなるIII 族窒化物半導体素子とその製造方法を提供する。

【解決手段】半導体基板上1sに Al_x Ga_y In_{1-x-y} N (0 $\leq x$ 、y、n0 x + y ≤ 1) からなるIII 族窒化物半導体薄膜 3~7 が積層されてなり、最終のIII族窒化物半導体薄膜の上に電極層8aが形成されているIII 族窒化物半導体素子において、前記基板と前記III 族窒化物半導体薄膜の間には、金属導電性を示し、岩塩型または六方晶系の結晶構造である遷移金属窒化物からなるバッファ層2cを介在させる。



【特許請求の範囲】

【請求項1】半導体基板上に Al_x Ga_y In_{1-x-y} N (0 \leq x、y、y \sim x + y \leq 1) からなるIII 族窒化物半導体薄膜が積層されてなり、最終のIII 族窒化物半導体素序の上に電極層が形成されているIII 族窒化物半導体素子において、前記基板と前記III 族窒化物半導体薄膜の間には、金属導電性を示し、岩塩型または六方晶系の結晶構造である遷移金属窒化物からなるバッファ層を介在させることを特徴とするIII 族窒化物半導体半導体素子。

【請求項2】前記遷移金属窒化物は窒化チタン(TiN)、窒化バナジウム(VN)、窒化ジルコニウム(ZrN)、窒化ニオブ(NbN)または窒化ハフニウム(HfN)のうちのいずれかまたはこれらのうちの2つからなる混晶、または窒化タンタル(TaN)であることを特徴とする請求項1に記載のIII 族窒化物半導体半導体素

【請求項3】前記半導体基板はケイ素、炭化ケイ素、燐化ガリウム、ヒ化ガリウムであることを特徴とする請求項1または2に記載のIII 族窒化物半導体素子。

【請求項4】前記バッファ層と前記III 族窒化物半導体 薄膜の間に第2のバッファ層を介在させ、さらに格子不 整合緩和を行うことを特徴とする請求項1ないし3に記 載のIII 族窒化物半導体素子。

【請求項5】前記第2のバッファ層は前記III 族窒化物 半導体薄膜と同じ組成であり、かつ前記III 族窒化物半 導体薄膜の成膜時の基板温度より低い基板温度で成膜さ れた低温成膜層であることを特徴とする請求項4に記載 のIII 族窒化物半導体素子。

【請求項6】請求項5に記載のIII 族窒化物半導体素子の製造方法において、前記低温成膜層の基板温度は25 ℃以上500℃以下であることを特徴とするIII 族窒化物半導体素子の製造方法。

【請求項7】前記第2のバッファ層は前記III 族窒化物 半導体薄膜と同じ組成の薄膜、と前記バッファ層からな る2重層の複数積層である超格子層であることを特徴と する請求項4に記載のIII 族窒化物半導体素子。

【請求項9】前記遷移金属窒化物は窒化チタン(TiN)、窒化バナジウム(VN)、窒化ジルコニウム(ZrN)、窒化ニオブ(NbN)、窒化ハフニウム(HfN)のうちのいずれかまたはこれらのうちの2つからなる混晶、または窒化タンタル(TaN)あることを特徴とする請求項8に記載のIII 族窒化物半導体素子。

【請求項10】請求項1ないし9に記載のIII 族窒化物

半導体素子の製造方法において、前記遷移金属窒化物からなる層は分子線エピタキシーにより成膜されることを特徴とするIII 族窒化物半導体素子の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】 ${\rm Al}_{\rm x}$ ${\rm Ga}_{\rm y}$ ${\rm In}_{1-{\rm x}-{\rm y}}$ ${\rm N}$ 膜を用いたレーザーダイオードや発光ダイオードなどのIII 族窒化物半導体素子に関し、特に、それらの抵抗の低い電極を有するIII 族窒化物半導体素子に関する。

[0002]

【従来の技術】現在、GaN あるいはAlN の大きい単結晶 は得られていないので、Al_x Ga_v In_{l-x-v} N 膜を用いた レーザーダイオード(以下、LDと記す)または発光ダ イオード(以下、LEDと記す)などのIII 族窒化物半 導体素子は、例えば、サファイア(Al₂ O₃)、スピネル (MgAl₂O₄) 、ケイ素(Si)、炭化ケイ素(SiC) 等の他の材 料からなる単結晶基板上に形成されている。通常は、格 子不整合による歪みを緩和するために、基板面にAlN バ ッファー層またはGaN 低温バッファー層を形成し、その 上に種々のAl_x Ga_v In_{l-x-v} N 膜の成膜を行っている。 【0003】このような従来実用化されているAl、Gav · In_{1-x-v} N 膜を用いたLEDなどの半導体素子において は、絶縁材料である基板を電流路としては利用できない ので、次のような構造とせざるを得なかった。図5は従 来のサファイア基板に形成された発光ダイオードの断面 図である。サファイア基板1iにAlN バッファ層2、n 型 GaNからなる第1のコンタクト層3、n型AlGaN から なる第1のクラッド層層4、 GaN活性層5、p型 AlGaN からなる第2のクラッド層6、p型 GaNからなる第2の コンタクト層7、 Al/Tiからなるエピタキシャル層側電 極層8a(以降エピ側電極層と略記する)が積層されて おり、III 族窒化物半導体層4~7をエッチング除去 し、残したn型 GaNのコンタクト層3にAu/Cr よりなる 基板側電極8bを形成していた。すなわち、n型 GaNの コンタクト層3を導電性のリード部材として利用してお り、電流路の断面はコンタクト層3の厚さと幅(図5紙 面に垂直方向) の積であり極めて小さく、ドーピングに よりGaN コンタクト層の抵抗値を小さくしてもリード部 は高抵抗となりやすい。

【0004】しかし、低抵抗の半導体材料からなる基板を用いることができれば、基板側電極を基板裏に形成し基板を通した電流路を構成できる。図6は従来の半導体基板上に形成された発光ダイオードの断面図である。半導体基板はSiである。基板側電極8bは基板裏側に形成されており、基板と素子とは同じ面積である点を除き、III 族窒化物半導体層の層構成は図5と同じなので、層構成の説明を省略する。n側電極8bが基板1の裏側に形成されているため、電流路の断面は素子面積となるため電流路の抵抗は低くなることが期待できる。また、材料の有効面積比は大きくなり、またIII 族窒化物

半導体層のエッチング除去が不要となり、製造工程が少なくなり、量産に適している。

[0005]

【発明が解決しようとする課題】しかし、半導体基板上へのIII 族窒化物半導体層成膜において、従来用いられるAlN またはGaN バッファー層は、AlN は絶縁体であり、GaN の抵抗もあまり低くできないため、バッファー層はまだ素子抵抗を高くしている要因である。また、P型の Al_x Ga_y In_{1-x-y} N に形成される電極としては、従来はAu/Cr 電極を用いているが、接触抵抗が大きく、これもまた、素子抵抗を増加させる要因となっていた。

【0006】これらの素子抵抗を増加させている部分は、ジュール発熱部になってしまい、素子の特性や信頼性を損なう原因となっていた。本発明の目的は、電流路に高抵抗部分がなく、動作時に発熱の少ない Al_x Ga_y In 1-x-y N からなるIII 族窒化物半導体素子を提供することにある。

[0007]

【課題を解決するための手段】上記の目的を達成するために、半導体基板上に Al_x Ga_y In_{1-x-y} N $(0 \le x, y, nox+y \le 1)$ からなるIII 族窒化物半導体薄膜が積層されてなり、最終のIII 族窒化物半導体薄膜の上に電極層が形成されているIII 族窒化物半導体素子において、前記基板と前記III 族窒化物半導体薄膜の間には、金属導電性を示し、岩塩型または六方晶系の結晶構造である遷移金属窒化物からなるバッファ層を介在させることとする。

【0008】前記遷移金属窒化物は窒化チタン(TiN)、窒化バナジウム(VN)、窒化ジルコニウム(ZrN)、窒化ニオブ(NbN)または窒化ハフニウム(HfN)のうちのいずれかまたはこれらのうちの2つからなる混晶、または窒化タンタル(TaN)であると良い。前記半導体基板はケイ素、炭化ケイ素、燐化ガリウム、ヒ化ガリウムであると良い。

【0009】前記バッファ層と前記III 族窒化物半導体 薄膜の間に第2のバッファ層を介在させ、さらに格子不 整合緩和を行うと良い。前記第2のバッファ層は前記II I 族窒化物半導体薄膜と同じ組成であり、かつ前記III 族窒化物半導体薄膜の成膜時の基板温度より低い基板温 度で成膜された低温成膜層であると良い。

【0010】前記低温成膜層の基板温度は25℃以上500℃以下であると良い。前記第20バッファ層は前記III 族窒化物半導体薄膜と同じ組成の薄膜、と前記バッファ層からなる2重層の複数積層である超格子層であると良い。前記2重層の厚さは50m以下であると良い。また、半導体基板上に Al_x Ga_y In_{1-x-y} N $(0 \le x \times y \times y \times y \le 1)$ からなるIII 族窒化物半導体薄膜が積層されてなり、最終のIII 族窒化物半導体薄膜の上に電極層が形成されているIII 族窒化物半導体素子において、前記電極層は金属導電性を示し、岩塩型または六

方晶系の結晶構造である遷移金属窒化物からなる薄膜からなることとする。

【0011】前記遷移金属窒化物は窒化チタン(TiN)、窒化バナジウム(VN)、窒化ジルコニウム(ZrN)、窒化ニオブ(NbN)、窒化ハフニウム(HfN)のうちのいずれかまたはこれらのうちの2つからなる混晶、または窒化タンタル(TaN)であると良い。上記のIII 族窒化物半導体素子の製造方法において、前記遷移金属窒化物からなる層はは分子線エピタキシーにより成膜されると良い。

[0012]

【発明の実施の形態】発明者らは、遷移金属窒化物のいくつかとそれらの混晶の薄膜をケイ素(Si)、ゲルマニウム(Ge)、炭化ケイ素(SiC)、燐化ガリウム(GaP)、ヒ化ガリウム(GaAs)などの半導体基板上にエピタキシャル成長させることができ、またエピタキシャル成長層を基板とIII 族窒化物積層の間にバッファ層として介在させることにより、Al_x Ga_y In_{1-x-y} N 膜に対する格子マッチングが良く、良質のAl_x Ga_y In_{1-x-y} N 膜を容易にエピタキシャル成膜可能であることを見いだした。これらの遷移金属窒化物の結晶型と格子定数等を表1に示す。

[0013]

【表1】

材料	結晶型	格子定数	格子定数 不整合(%) GaN AIN	
VN	NaCl	4. 13	-8. 42	-6. 13
TiN	NaCi	4. 24	-5. 9 9	-3. 63
иьи	NaCl	4. 392	-2. 61	-0. 17
HfN	NaCl	4. 52	0. 22	2. 74
ZrN	NaCl	4. 64	2. 88	5. 46
TaN	六方誯	5. 19	-6. 0	-3. 7

表 1 に挙げた金属窒化物は、Si、Ge、SiC、GaAs、GaP等の半導体基板上へのエピタキシャル成長が可能であり、さらに、そのエピタキシャル層へ Al_x Ga_y In_{1-x-y} N 膜がエピタキシャル成長が可能であった。また、TaNを除いて、岩塩型の結晶でありこれらの2 種の遷移金属窒化物は格子定数のみが変わる混晶を形成できる。従って、格子定数を適当に選択することによってことにより Al_x Ga_yIn_{1-x-y} N における任意のx、yに対応して格子不整合を緩和できるバッファ層とすることができ

る。またTaN は六方晶であるが、同様に格子不整合を緩

和できるバッファ層とすることができる。

【0014】また、これら材料は金属導電性を示し、半導体との接触抵抗も低いので、III族窒化物積層の半導体素子と基板との間の抵抗を増加させることはない。また、同じ理由により、n型半導体基板への電極とする場合は抵抗増加の要因にならない。一方、p型のAl_x Ga_y In_{1-x-y} N に対しても接触抵抗は非常に低く、電極材料として有用である。

【0015】上記の遷移金属窒化物バッファ層を用いても格子不整合による歪みは生じているが、第2のバッファ層を追加することによりこの歪みをさらに緩和できる。第2のバッファ層には以降のIII 族窒化物半導体層と同じ組成の薄膜を含むことが重要であり、この薄膜が存在することによって格子定数の変化が滑らかにされている。

実施例1

図1は本発明に係る遷移金属窒化物のバッファ層を有するIII 族窒化物半導体素子の断面図である。製造工程に従って構造を説明する。n型Siの基板1s(基板面は(11)面)を酸で表面洗浄し、分子線エピタキシー装置を用いて、TiNを成膜し、厚さ50nmのバッファ層2cを形成した。成膜時の基板温度を650℃とし、Tiは電子ビーム照射により蒸発させ、窒素はrf放電を利用した原子状窒素源により供給した。この薄膜は(111)配向しており、基板と膜の<;111>;軸が互いに平行なエピタキシャル

成長膜であった。

.【0016】次いで、基板温度を800 ℃とし、n型GaNからなる厚さ300nmのコンタクト層3を成膜した。以下、基板温度800 ℃で、n型Al_x Ga_{1-x} N (x=0.15)からなる厚さ500nmの方ッド層4、GaNからなる厚さ50nmの活性層5、p型Al_x Ga_{1-x} N(x=0.15)からなる厚さ500nmのクラッド層6、p型GaNからなる厚さ300nmのキャップ層7を順次成膜した。最後に、基板温度650 ℃とし、分子線エピタキシーにより厚さ50nmのTiN薄膜をp側電極8aとして形成し、Si基板1の裏面にはAlからなるn側電極8bを形成した。

【0017】上記の基板を、活性層の面積が0.3mm²のダイに切断し、両電極にはAuのワイヤをボンディングして LED素子を作製した。この素子の順方向の電圧電流特性を測定したところ、印加電圧3Vで、200mAの順方向電流が得られた。比較のため、従来のバッファー層として AIN を用いた以外は、同じ層構成のLED素子を作製し電圧電流特性を測定したところ、順方向の電圧電流特性 は、印加電圧3Vで50mAの順方向電流だった。

【0018】また、バッファー層にAIN、p側電極としてAu/Cr 電極を用いた以外は同様の層構成の従来のLED素子を作製したところ、印加電圧3Vで10mAの順方向電流だった。このことから、TiN層は抵抗の低いバッファー層を実現し、p側電極としてはやはり抵抗の低減をもたらしたことが判る。

実施例2

【0019】図2は本発明に係る混晶バッファ層を有するIII 族窒化物半導体素子の断面図である。製造工程に従って構造を説明する。n型のSi(111) 基板1s を酸で表面洗浄し、基板温度650 Cで分子線エピタキシー装置を用いて厚さ50nmの $V_{0.29}$ $Zr_{0.71}$ N薄膜からなる導電性のバッファ層2c を成膜した。このとき、Ti、Zrは電子ビームにより蒸発させ、窒素はTiが電を用いた原子状窒素源により供給した。この薄膜はTi11)配向しており、基板と膜のTi111)、軸が互いに平行なエピタキシャル成長膜

【0020】以下実施例1と同様に、GaN からなる厚さ50nmの活性層5、p型Al_x Ga_{1-x} N(x=0.15)からなる厚さ500nm のクラッド層6、p型GaN からなる厚さ300nm のキャップ層7を順次成膜した。最後に、基板温度650℃で厚さ300nm のZrN 薄膜をエピ側電極8 a として形成し、Si基板1の裏面にはAlからなる基板側電極8 bを形成した。

【0021】この基板を活性層の面積が0.3mm²のダイに 切断し、両電極にはAuのワイヤをボンディングしてLE D素子を作製した。得られたLED素子の順方向の電圧 電流特性を測定したところ、3Vの印加電圧で200mA の電 流であり、実施例1の場合と同様に低抵抗のLED素子 が得られた。

【0022】このように、VNとZrN の混晶の導電バッファー層を用いることにより、素子の低抵抗化が実現できると共に格子整合を取ることができ、さらに、コンタクト層が不要となり素子構造の簡略化が可能となった。また、製造工程の短縮ができた。

実施例3

遷移金属窒化物のバッファ層の上に、低温で成膜した $A10.15^{Ga}$ 0. 85^{N} からなる第2のバッファ層を挿入することにより、遷移金属窒化物のバッファー層と第1のクラッド層以降の $A1_{O.15}^{Ga}$ 0. 85^{N} 層との格子歪みをさらに緩和することができる。

【0023】図3は本発明に係る低温成膜層を有するII I 族窒化物半導体素子の断面図である。製造工程に従っ て構造を説明する。n型のSi(111) 基板1sを酸で表面 洗浄し、基板温度650℃で分子線エピタキシー装置を用 いて50nmのNbN 薄膜を成膜しバッファ層2cとした。こ のとき、Nbは電子ビームにて蒸発させ、窒素はrf放電を用いた原子状窒素源により供給した。この薄膜は(111)配向しており、基板と膜の<;111>;軸が互いに平行なエピ

タキシャル成長膜であった。

【0024】次に、基板温度400 ℃の低温で、10nmのA1 $0.15^{Ga}0.85^{N}$ 層からなる第2のバッファ層として低温成膜層2 t を成膜した。それ以降、基板温度を800 ℃まで上昇させ、クラッド層4からコンタクト層7までの各II 族半導体層を成膜し、図3に示す様なダブルへテロ構造を形成した。なお、基板温度が室温(25℃)から500 ℃の間であれば、低温成膜層2 t はアモルファス状であり、格子不整合緩和に役立っていることが判った。

【0025】また、電極層8aにはNbN を用いた。この 基板を切断し、上下の電極が0.3mm 角のLEDを作製し た。この素子の順方向の電圧電流特性を測定した結果、 印加電圧3Vのとき、順方向電流は150mA であり、実施例 1で作製した素子に準じた特性が得られた。

実施例4

遷移金属窒化物のバッファ層の上に、薄いAl_x Ga_{1-x} N 層と薄い遷移金属窒化物層を交互に積層した超格子構造の第2のバッファ層を挿入することにより、これらの層間に歪みを集中させ、遷移金属窒化物のバッファー層と第1のクラッド層以降のAl_{0.15}Ga_{0.85}N 層との格子歪みをさらに緩和することができる。

【0026】図4は本発明に係る超格子層を有するIII 族窒化物半導体素子の断面図である。製造工程に従って構造を説明する。n型のSi(111) 基板1 sを酸で表面洗浄し、基板温度650℃で分子線エピタキシー装置を用いて50nmのHfN 層を成膜した。このとき、Hfは電子ビームにより蒸発させ、窒素はrf放電を用いた原子状窒素源により供給した。この薄膜は(111)配向しており、基板と膜の<,111>; 軸が互いに平行なエピタキシャル成長膜であ

った。

【0027】このバッファー層2cの上に、基板温度700℃で、厚さ10nmのA10.30Ga0.70N層と厚さ10nmのHfN層を交互に4回づつ成膜し、超格子構造の第2のバッファ層2mを形成した。それ以降は基板温度を800℃まで上昇させ、クラッド層4からコンタクト層7までの各II 族半導体層を各III 族半導体層を成膜し、図4に示す様なダブルヘテロ構造を形成した。

【0028】また、エピタキシャル層側の電極層8aにはHfNを用いた。この成膜後の基板を切断し、上下の電極が0.3mm角のLEDを作製した。この素子の順方向の電圧電流特性を測定した結果、印加電圧3Vのとき、順方向電流は200mAであり、実施例1で作製した素子と同等の特性が得られた。

[0029]

【発明の効果】本発明によれば、半導体基板上にAlx Ga _v In_{l-x-v} N (0≦x、y、かつx+y≦1)からなる III 族窒化物半導体薄膜が積層されてなり、最終のIII 族窒化物半導体薄膜の上に電極層が形成されているIII 族窒化物半導体素子において、前記基板と前記III 族窒 化物半導体薄膜の間には、金属導電性を示し、岩塩型ま だは六方晶系の結晶構造である遷移金属窒化物からなる 薄膜のバッファ層を介在させたので、基板とAl、Ga、In 1-x-v N 膜との間の格子整合が改善され、格子不整合に よる歪みの緩和を図ることができる。さらに $Al_{\mathbf{x}}$ $Ga_{\mathbf{v}}$ In 1-x-v N 膜を使った半導体レーザーダイオードおよび発 光ダイオードなどの素子抵抗を低減することができる。 【0030】また、電極層をTiN、VN、ZrN、NbN、Hf N または窒化タンタルTaN のうちのいずれかからなる薄 膜、またはこれらのうちの異なる2つからからなる混晶 などの遷移金属窒化物の薄膜としたので、Alx Gav. In 1-x-v N 膜を使った半導体レーザーダイオードおよび発

【図面の簡単な説明】

【図1】本発明に係る遷移金属窒化物のバッファ層を有するIII 族窒化物半導体素子の断面図

光ダイオードなどの素子抵抗を低減することができる。

【図2】本発明に係る混晶バッファ層を有するIII 族窒 化物半導体素子の断面図

【図3】本発明に係る低温成膜層を有するIII 族窒化物 半導体素子の断面図


【図4】本発明に係る超格子層を有するIII 族窒化物半 導体素子の断面図

【図5】従来のサファイア基板に形成された発光ダイオ ードの断面図

【図6】従来のSi基板上に形成された発光ダイオード の断面図

【符号の説明】

- 1 i サファイア基板
- 1 s 半導体基板
- 2 バッファ層
- 2'c バッファ層
- 2 t 低温成膜層
- 2m 超格子層
- 3 第1のコンタクト層
- 4 第1のクラッド層
- 5 活性層
- 6 第2のクラッド層
- 7 第2のコンタクト層
- 8 a エピタキシャル層側電極層
- 8 b 基板側電極層



フロントページの続き

(72) 発明者 上條 洋 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内 (72) 発明者 松山 秀昭 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内